從 Parallel Bus 到 Serial Link 的訊號完整性分析
Course List
【前言】0%
課程重點概述
About 5 minutes
第1章 -【使用平台】0%
1-1. Topology Workbench簡介與優點
About 4 minutes
1-2. 圖解Topology Workbench介面功能
About 17 minutes
1-3. Block添加和連接
About 15 minutes
1-4.  建立電路 Topology
About 5 minutes
第2章 -【並列式匯流排分析 Parallel Bus Analysis】0%
2-1. 圖解並列式匯流排模擬分析工作流程
About 13 minutes
2-2. 並列式匯流排模擬分析實作
About 48 minutes
第3章 -【高速串列訊號分析 Serial Link Analysis】0%
3-1. 圖解高速串列訊號模擬分析工作流程
About 7 minutes
3-2. 高速串訊號模擬分析實作
About 28 minutes
第4章 -【Topology Explorer】0%
4-1. TDR 、反射、串擾分析範例解析
About 14 minutes
第5章 -【Aurora 與 TopXp 應用】0%
5-1. Constraint/Topology 設定
About 9 minutes
5-2. Post-Sim debug topology 流程解析
About 6 minutes
5-3. Post-Sim Constraint 設定
About 3 minutes